ロードマップ

SiS SiSがHyperTransportを独自アレンジしたTransZIP技術を次期チップセットに採用 -------------------------------------------------------------------------------- ●サウスとノースに分割するためHyperTransportを検討 SiSのチップセット推定 Pentium 4チップセット(TransZIP) SiS645(2001後半) SiS650(2001後半) グラフィックス統合チップセット(2チップに分割) SiS640(2001中盤) SiS740(2001中盤) Multi-Threaded I/O Link(MuTIOL) 1.2GB/secのデータ転送 ●信号はほぼ同一でプロトコルを拡張 TransZIP 上り下り8bitづつのバス(計16bit)で構成。 信号的にはほぼ同じだが、プロトコルはハンドシェイクやコンカレント転送を拡張。 最初のTransZIPの帯域は532MB/sec。逆算すると、266MHzで転送。 HyperTransportは16bit幅のI/Oリンクでは800Mbps(400MHzのDDR)で最大1.6GB/secまで。 サウスブリッジチップ 最初に登場するのはSiS961 統合するのはオーディオ、Ethernet、モデムなど。 USB 2.0サポート 来年のSiS962になる。 USB 2.0は、デジタルコントローラだけを統合し、PHYチップは外付け。 Serial ATAはサポート未定。 http://www.watch.impress.co.jp/pc/docs/article/20010522/kaigai01.htm AMD760MPX(AMD762 - PCI - AMD768) for Palomino/Morgan Diagram 64bit/66MHz PCI WTX電源？ PC2100 Registered、ECC対応、最大4GB AMD766 ATA100 4 USB LPC システムマネジメントインターフェイス nForce420(IGP - LDT - MCP)、8-9月 IGP - Integrated Graphics Processor TwinBank(Dual DDR-SDRAM Channel) PC100/PC133 PC2100 *2 max1.5GB 128bit 64bit混在可、 2つのメモリコントローラは互いに独立していて、さらにIGPはCPUやCPU、各メモリコントローラやHyperTransortテクロノジなど外部を接続するBusのデータの流れを制御する機能を備えた。そのため、2つのメモリコントローラが使われる場合、CPUと片方のメモリコントローラのメモリとMCPともう一方のメモリコントローラが同時に”トーク”可能。 外部AGP 4X GeForce2 MX 350M(pixel/sec) 2パイプライン Dynamic Adaptive Speculative Pre-processor HyperTransport - 800(MB/sec) MCP - Media and Communications Processor PCI2.2 max5 APU、192音(2D)/64音(3D) Dolby Digital 5.1 Surround Ethernet HomePNA 2.0 6 USB1.1 Dial-up Modem ALi M1671 SDRAM/DDR SDRAM(PC133/PC1600/PC2100) Sounth M1535D+ AthlonMP 3DNow! SSE HardwarePrefetch L1 Data TLB=40(Exclusive)

プラットフォーム	2001/06	2001/09	2001/Q3		2001Q4
Pen4	2001/06	Intel845(Socket478) PC133	SiS645(TransZIP) DDR SDRAM		2001Q4